皮皮网

1.如何在Zynq-7000上烧写PL Image
2.如何利用Zynq-7000的PL和PS进行交互

源码web源码erp

如何在Zynq-7000上烧写PL Image

源码web源码erp

       åœ¨Zynq-上编程PL大致有3种方法：

源码web源码erp

       1. 用FSBL，将bitstream集成到boot.bin中

源码web源码erp

       2. 用U-BOOT命令

源码web源码erp

       3. 在Linux下用xdevcfg驱动。

源码web源码erp

       æ­¥éª¤ï¼š

源码web源码erp

       1. 去掉bitstream的文件头

源码web源码erp

       ç”¨FSBL烧写PL Images没有什么好说的，用Xilinx SDK的Create Boot Image工具即可完成，不再赘述。用后两种方法需要把bitstream文件的文件头用bootgen工具去掉。

源码web源码erp

       ä¸€ä¸ªå…¸åž‹çš„bif文件如下所示：

源码web源码erp

       the_ROM_image:

源码web源码erp

       {

源码web源码erp

       [bootloader]<fsbl_name>.elf

源码web源码erp

       <pl_bitstream_name>.bit

源码web源码erp

       <u-boot_name>.elf

源码web源码erp

       }

源码web源码erp

       bif文件可以用文本编辑器写，也可以用Xilinx SDK的Create Boot Image工具生成。然后在命令行下用以下命令即可去掉bitstream文件的文件头。

源码web源码erp

       bootgen -image <bootimage>.bif -split bin -o i BOOT.BIN

源码web源码erp

       "-split”参数可以生成以下文件：

源码web源码erp

       <pl_bitstream_name>.bit.bin

源码web源码erp

       2. 在U-BOOT下烧写PL Image

源码web源码erp

       å‘½ä»¤â€fpga load”和”fpga loadb”都可以。区别是前一个命令接受去掉了文件头的bitstream文件，后一个命令接受含有文件头的bitstream文件。

源码web源码erp

       åœ¨OSL .2上，缺省编译就可以完整支持写入PL Image的功能。但是在Petalinux .下，尽管可以在U-BOOT下看到命令”fpga”，还需要在文件

源码web源码erp

       <PROJ>/subsystems/linux/configs/u-boot/platform-top.h 中增加以下内容后重新编译才可以支持具体的功能。

源码web源码erp

       /* Enable the PL to be downloaded */

源码web源码erp

       #define CONFIG_FPGA

源码web源码erp

       #define CONFIG_FPGA_XILINX

源码web源码erp

       #define CONFIG_FPGA_ZYNQPL

源码web源码erp

       #define CONFIG_CMD_FPGA

源码web源码erp

       #define CONFIG_FPGA_LOADFS

源码web源码erp

       åœ¨OSL .2 U-BOOT中，具体的功能是在zynqpl.c的zynq_load()中实现的。

源码web源码erp

       3. 在Linux下烧写PL Image

源码web源码erp

       OSL Linux .2.中已经含有xdevcfg驱动了（之前就有，不过本文是在这个版本上验证的），直接用以下命令就可以完成PL Image写入。

源码web源码erp

       cat <path_to_storage_media>/<pl_bitstream_name>.bit.bin > /dev/xdevcfg

源码web源码erp

       Linux驱动的源代码在xilinx_devcfg.c中。因为驱动的编号是通过alloc_chrdev_region()动态分配的，所以不需要手工用mknod命令手动建立设备节点。

源码web源码erp

       åœ¨Linux驱动中，每次往DevCfg中写入字节，直到全部写完。

源码web源码erp

       4. 在用户程序中烧写PL Image

源码web源码erp

       ç›®å‰æ²¡æœ‰çŽ°æˆçš„源码来完成这个功能，不过可以用mmap()把DevCfg的寄存器映射到用户程序的虚地址中，然后参考一些现成的软件代码来完成这个功能：

源码web源码erp

        * FSBL中的pcap.c

源码web源码erp

        * U-BOOT中的zynqpl.c

源码web源码erp

        * Linux中的xilinx_devcfg.c

源码web源码erp

        * Xilinx SDK中的例子。例子位于以下位置，随SDK的版本会有变化。

源码web源码erp

        C:\Xilinx\SDK\.1\data\embeddedsw\XilinxProcessorIPLib\drivers\devcfg_v3_0\examples\index.html

源码web源码erp

       å°ç»“：

源码web源码erp

       DevCfg外设内部有自己的DMA，只需要简单的配置PL Image的基地址和长度到DevCfg寄存器，就可以完成Zynq- PL Image的加载。Xilinx已经提供了灵活的解决方案，如果开发者要把这个功能集成在自己的应用程序中，也有很多的代码可以参考，并不是很困难的任务。

源码web源码erp

如何利用Zynq-的PL和PS进行交互

源码web源码erp

       åœ¨Zynq-上编程PL大致有3种方法：

源码web源码erp

       1. 用FSBL，将bitstream集成到boot.bin中

源码web源码erp

       2. 用U-BOOT命令

源码web源码erp

       3. 在Linux下用xdevcfg驱动。

源码web源码erp

       æ­¥éª¤ï¼š

源码web源码erp

       1. 去掉bitstream的文件头

源码web源码erp

       ç”¨FSBL烧写PL Images没有什么好说的，用Xilinx SDK的Create Boot Image工具即可完成，不再赘述。用后两种方法需要把bitstream文件的文件头用bootgen工具去掉。

源码web源码erp

       ä¸€ä¸ªå…¸åž‹çš„bif文件如下所示：

源码web源码erp

       the_ROM_image:

源码web源码erp

       {

源码web源码erp

       [bootloader]<fsbl_name>.elf

源码web源码erp

       <pl_bitstream_name>.bit

源码web源码erp

       <u-boot_name>.elf

源码web源码erp

       }

源码web源码erp

       bif文件可以用文本编辑器写，也可以用Xilinx SDK的Create Boot Image工具生成。然后在命令行下用以下命令即可去掉bitstream文件的文件头。

源码web源码erp

       bootgen -image <bootimage>.bif -split bin -o i BOOT.BIN

源码web源码erp

       "-split”参数可以生成以下文件：

源码web源码erp

       <pl_bitstream_name>.bit.bin

源码web源码erp

       2. 在U-BOOT下烧写PL Image

源码web源码erp

       å‘½ä»¤â€fpga load”和”fpga loadb”都可以。区别是前一个命令接受去掉了文件头的bitstream文件，后一个命令接受含有文件头的bitstream文件。

源码web源码erp

       åœ¨OSL .2上，缺省编译就可以完整支持写入PL Image的功能。但是在Petalinux .下，尽管可以在U-BOOT下看到命令”fpga”，还需要在文件

源码web源码erp

       <PROJ>/subsystems/linux/configs/u-boot/platform-top.h 中增加以下内容后重新编译才可以支持具体的功能。

源码web源码erp

       /* Enable the PL to be downloaded */

源码web源码erp

       #define CONFIG_FPGA

源码web源码erp

       #define CONFIG_FPGA_XILINX

源码web源码erp

       #define CONFIG_FPGA_ZYNQPL

源码web源码erp

       #define CONFIG_CMD_FPGA

源码web源码erp

       #define CONFIG_FPGA_LOADFS

源码web源码erp

       åœ¨OSL .2 U-BOOT中，具体的功能是在zynqpl.c的zynq_load()中实现的。

源码web源码erp

       3. 在Linux下烧写PL Image

源码web源码erp

       OSL Linux .2.中已经含有xdevcfg驱动了（之前就有，不过本文是在这个版本上验证的），直接用以下命令就可以完成PL Image写入。

源码web源码erp

       cat <path_to_storage_media>/<pl_bitstream_name>.bit.bin > /dev/xdevcfg

源码web源码erp

       Linux驱动的源代码在xilinx_devcfg.c中。因为驱动的编号是通过alloc_chrdev_region()动态分配的，所以不需要手工用mknod命令手动建立设备节点。

源码web源码erp

       åœ¨Linux驱动中，每次往DevCfg中写入字节，直到全部写完。

源码web源码erp

       4. 在用户程序中烧写PL Image

源码web源码erp

       ç›®å‰æ²¡æœ‰çŽ°æˆçš„源码来完成这个功能，不过可以用mmap()把DevCfg的寄存器映射到用户程序的虚地址中，然后参考一些现成的软件代码来完成这个功能：

源码web源码erp

        * FSBL中的pcap.c

源码web源码erp

        * U-BOOT中的zynqpl.c

源码web源码erp

        * Linux中的xilinx_devcfg.c

源码web源码erp

        * Xilinx SDK中的例子。例子位于以下位置，随SDK的版本会有变化。

源码web源码erp

        C:\Xilinx\SDK\.1\data\embeddedsw\XilinxProcessorIPLib\drivers\devcfg_v3_0\examples\index.html

源码web源码erp

       å°ç»“：

源码web源码erp

       DevCfg外设内部有自己的DMA，只需要简单的配置PL Image的基地址和长度到DevCfg寄存器，就可以完成Zynq- PL Image的加载。Xilinx已经提供了灵活的解决方案，如果开发者要把这个功能集成在自己的应用程序中，也有很多的代码可以参考，并不是很困难的任务。

源码web源码erp